我的群组
所有群组
0人回复 7人阅读 |
|
离线 peter886886
|
楼主
发表于2024-05-09 14:13
如何有效利用氮化镓提高晶体管的应用？ 氮化镓晶体管
减少由于晶体管特性差异而对功率性能的影响。在所有晶体管中，随着 RDS(ON) 减小，芯片尺寸增大，从而导致寄生 COSS 增大。在 GaN 晶体管中，COSS 增加与 RDS(ON) 减少的比率要低一个数量级。 RDS(ON)是开关导通时的电阻，会产生导通损耗。 COSS的功率损耗等于CV2/2。当晶体管导通时，COSS通过RDS(ON)放电，产生导通损耗。传导损耗等于 (CV2/2) xf，其中 f 是开关频率。用 GaN 开关代替硅开关可降低 RDS(ON)和 COSS值，从而能够设计更高效的电源或实现更高频率的操作，同时对效率的影响更小，这有助于缩小变压器的尺寸。 如何有效利用氮化镓提高晶体管的应用? GaN 如何降低传导和开关损耗 增加晶体管尺寸的后果：随着晶体管变大，RDS(ON) 会减小。这没有问题。然而，随着晶体管变大，(显然)面积变大，因此寄生电容 COSS 也会增加。这不是什么好事。最佳晶体管尺寸应最大限度地减少 RDS(ON) 和 COSS 的组合。该点通常位于 RDS(ON) 损耗减少的曲线与 COSS 损耗增加的曲线相交的位置。当曲线相交时，电阻和电容损耗的组合最低。 除了总 RDS(ON) 之外，还有一个称为“特定 RDS(ON)”的参数，它将总导通电阻与每单位面积的芯片相关联。与硅相比，GaN 的特定 RDS(ON) 非常低，因此可以实现更小的开关和更低的 COSS。这意味着较小的 GaN 器件可以处理与较大硅器件相同的功率水平。 较低的 RDS(ON) 和较低的 COSS 损耗相结合，可以使用 GaN 设计更高效的电源，从而减少散热。所需散热量的减少也有助于实现更小的电源。频率是设计人员可以使用 GaN 来减小尺寸和优化功率性能的另一种工具。由于 GaN 本质上比硅更高效，因此可以提高 GaN 基电源的开关频率。虽然这会增加损耗，但它们仍然明显低于硅 MOSFET，并减小了变压器的尺寸。 以Keep Tops 品牌的氮化镓为例，在实际设计中，对于额定功率≤100W的基于GaN的反激式适配器，提供效率、尺寸和低成本的最佳组合的开关频率可以低于100kHz。对于 GaN，限制因素不是开关速度。随着 COSS 的显着降低，设计人员可以更灵活地优化开关频率以降低损耗，从而获得卓越的解决方案。 使用氮化镓提高电源效率 电源效率的提升是如何实现的?例如，Keep Tops对于使用硅 MOSFET 的 65W 反激式适配器，效率曲线在 10% 负载时约为 85%，在满负载时将达到 90% 以上(见图 4)。使用 Power Integrations (PI) 的基于 GaN 的 InnoSwitch 器件的 65W 反激式适配器在 10% 负载下的效率约为 88%。在满负载时，这种 GaN 设计的效率约为 94%。如果用GaN器件替代硅MOSFET，在整个负载范围内可以实现约3%的效率提升。 |
